A questão parece simples: quantos chips de 2 nm podem ser feitos a partir de um únicoWafer de silício de 300 mm?
Na realidade, a resposta revela muito mais sobre a fabricação de semicondutores modernos do que um único número.e os limites físicos dos processos avançados.
Este artigo apresenta um cálculo realista, orientado para a engenharia, separando máximos teóricos do que realmente deixa uma fábrica de semicondutores.
![]()
Apesar de seu nome, o nó de tecnologia de 2 nm não representa uma dimensão física literal.e eficiência energética, em vez de comprimentos reais da porta.
Um processo típico de classe de 2 nm inclui transistores de gate-all-around ou nanofolha, comprimentos efetivos de gate na ordem de dezenas de nanômetros e uso extensivo de litografia ultravioleta extrema.Como resultado,, a área da matriz, não o rótulo do nó, é o fator primário que determina quantos chips cabem numa bolacha.
Uma bolacha padrão de 300 mm tem um raio de 150 mm, dando uma área geométrica total de aproximadamente 70.685 mm2.
Em ambientes de fabricação reais, cerca de 94 a 96 por cento da bolacha pode ser usada, deixando aproximadamente 66 000 a 68 000,000 mm2 disponíveis para matrizes.
No nó de 2 nm, os tamanhos das matrizes variam muito dependendo da aplicação.
Os processadores móveis de alto desempenho normalmente ocupam cerca de 80 a 120 mm2.pode exceder 300 mm2 e, por vezes, aproximar-se de 500 mm2 ou mais.
Estas diferenças dominam os resultados da contagem de fichas.
Considere um sistema móvel em chip com uma área de matriz de aproximadamente 100 mm2.
Dividindo a área utilizável da bolacha pelo tamanho da matriz, obtém-se aproximadamente 680 matrizes.
Para os SoCs de grandes nós avançados, os rendimentos realistas geralmente variam de 70 a 80 por cento uma vez que o processo amadurece.
Isso resulta em aproximadamente 420 a 500 chips totalmente funcionais por wafer.
As arquiteturas de chiplet melhoram drasticamente a eficiência das wafers.
Para um chiplet lógico de 30 mm2, a mesma bolacha pode teoricamente acomodar mais de 2.200 matrizes.
Visto que os moldes menores são menos sensíveis a defeitos, os rendimentos geralmente atingem 90 a 95 por cento.
Isso produz aproximadamente 1.800 a 2.000 bons chiplets por wafer, explicando por que as estratégias baseadas em chiplets estão se tornando dominantes em nós avançados.
Os grandes processadores de IA levam a economia das wafers ao limite.
Com um tamanho de matrizes de 500 mm2, uma bolacha só pode caber em cerca de 110 a 120 matrizes brutas após perdas de borda.
Como resultado, apenas cerca de 45 a 70 chips utilizáveis podem ser obtidos a partir de uma única bolacha, contribuindo diretamente para o alto custo do hardware avançado de IA.
O rendimento está intimamente ligado à densidade de defeito. Um modelo de rendimento simplificado mostra que o rendimento diminui exponencialmente com o aumento da área do mate.
Mesmo densidades de defeito muito baixas podem afetar significativamente grandes matrizes.
Cálculos puramente geométricos ignoram muitos fatores do mundo real, incluindo linhas de escrita, estruturas de teste, circuitos de redundância e bining de desempenho.
Os chips da mesma bolacha podem diferir em velocidade, consumo de energia e tolerância à tensão.
Para uma bolacha de 300 mm no nó de 2 nm, os resultados realistas são aproximadamente:
45 a 70 matrizes boas para grandes processadores de IA
420 a 500 matrizes boas para SoCs móveis
1800 a 2000 bons chipetes de lógica
Estes números refletem as realidades da produção e não os limites teóricos.
No nó de 2 nm, o progresso não é mais impulsionado apenas por características de encolhimento.
A questão mais significativa já não é quantos chips cabem numa bolacha, mas quantos de alto desempenho, confiáveis,e economicamente viáveis podem sobreviver a todo o processo de fabrico, desde o crescimento do cristal até à embalagem final..
A questão parece simples: quantos chips de 2 nm podem ser feitos a partir de um únicoWafer de silício de 300 mm?
Na realidade, a resposta revela muito mais sobre a fabricação de semicondutores modernos do que um único número.e os limites físicos dos processos avançados.
Este artigo apresenta um cálculo realista, orientado para a engenharia, separando máximos teóricos do que realmente deixa uma fábrica de semicondutores.
![]()
Apesar de seu nome, o nó de tecnologia de 2 nm não representa uma dimensão física literal.e eficiência energética, em vez de comprimentos reais da porta.
Um processo típico de classe de 2 nm inclui transistores de gate-all-around ou nanofolha, comprimentos efetivos de gate na ordem de dezenas de nanômetros e uso extensivo de litografia ultravioleta extrema.Como resultado,, a área da matriz, não o rótulo do nó, é o fator primário que determina quantos chips cabem numa bolacha.
Uma bolacha padrão de 300 mm tem um raio de 150 mm, dando uma área geométrica total de aproximadamente 70.685 mm2.
Em ambientes de fabricação reais, cerca de 94 a 96 por cento da bolacha pode ser usada, deixando aproximadamente 66 000 a 68 000,000 mm2 disponíveis para matrizes.
No nó de 2 nm, os tamanhos das matrizes variam muito dependendo da aplicação.
Os processadores móveis de alto desempenho normalmente ocupam cerca de 80 a 120 mm2.pode exceder 300 mm2 e, por vezes, aproximar-se de 500 mm2 ou mais.
Estas diferenças dominam os resultados da contagem de fichas.
Considere um sistema móvel em chip com uma área de matriz de aproximadamente 100 mm2.
Dividindo a área utilizável da bolacha pelo tamanho da matriz, obtém-se aproximadamente 680 matrizes.
Para os SoCs de grandes nós avançados, os rendimentos realistas geralmente variam de 70 a 80 por cento uma vez que o processo amadurece.
Isso resulta em aproximadamente 420 a 500 chips totalmente funcionais por wafer.
As arquiteturas de chiplet melhoram drasticamente a eficiência das wafers.
Para um chiplet lógico de 30 mm2, a mesma bolacha pode teoricamente acomodar mais de 2.200 matrizes.
Visto que os moldes menores são menos sensíveis a defeitos, os rendimentos geralmente atingem 90 a 95 por cento.
Isso produz aproximadamente 1.800 a 2.000 bons chiplets por wafer, explicando por que as estratégias baseadas em chiplets estão se tornando dominantes em nós avançados.
Os grandes processadores de IA levam a economia das wafers ao limite.
Com um tamanho de matrizes de 500 mm2, uma bolacha só pode caber em cerca de 110 a 120 matrizes brutas após perdas de borda.
Como resultado, apenas cerca de 45 a 70 chips utilizáveis podem ser obtidos a partir de uma única bolacha, contribuindo diretamente para o alto custo do hardware avançado de IA.
O rendimento está intimamente ligado à densidade de defeito. Um modelo de rendimento simplificado mostra que o rendimento diminui exponencialmente com o aumento da área do mate.
Mesmo densidades de defeito muito baixas podem afetar significativamente grandes matrizes.
Cálculos puramente geométricos ignoram muitos fatores do mundo real, incluindo linhas de escrita, estruturas de teste, circuitos de redundância e bining de desempenho.
Os chips da mesma bolacha podem diferir em velocidade, consumo de energia e tolerância à tensão.
Para uma bolacha de 300 mm no nó de 2 nm, os resultados realistas são aproximadamente:
45 a 70 matrizes boas para grandes processadores de IA
420 a 500 matrizes boas para SoCs móveis
1800 a 2000 bons chipetes de lógica
Estes números refletem as realidades da produção e não os limites teóricos.
No nó de 2 nm, o progresso não é mais impulsionado apenas por características de encolhimento.
A questão mais significativa já não é quantos chips cabem numa bolacha, mas quantos de alto desempenho, confiáveis,e economicamente viáveis podem sobreviver a todo o processo de fabrico, desde o crescimento do cristal até à embalagem final..